los bucle de fase bloqueada es uno de los bloques básicos de los sistemas electrónicos modernos. Generalmente se usa en multimedia, comunicación y en muchas otras aplicaciones. Hay dos tipos diferentes de PLL: lineal y no lineal. Lo no lineal es difícil y complicado de diseñar en el mundo real, pero la teoría del control lineal está bien modelada en PLL analógicos. El PLL ha demostrado que un modelo lineal es suficiente para la mayoría de las aplicaciones electrónicas.

¿Qué es un bucle de bloqueo de fase?

Un bucle de bloqueo de fase consta de un detector de fase y un oscilador controlado por voltaje. La salida del detector de fase es la entrada del oscilador controlado por voltaje (VCO) y la salida del VCO está conectada a una de las entradas de un detector de fase que se muestra a continuación en el diagrama de bloques básico. Cuando estos dos dispositivos se alimentan entre sí, se forma el bucle.

DIAGRAMA BÁSICO DE LAZO BLOQUEADO POR FASE

Diagrama de bloques y principio de funcionamiento de PLL

El bucle de bloqueo de fase consta de un detector de fase, un oscilador controlado por voltaje y, entre ellos, se fija un filtro de paso bajo. La señal de entrada 'Vi' con una frecuencia de entrada 'Fi' es concedida por un detector de fase. Básicamente, el detector de fase es un comparador que compara la frecuencia de entrada fi a través de la frecuencia de realimentación fo. La salida del detector de fase es (fi + fo) que es un voltaje de CC. El detector fuera de fase, es decir, el voltaje de CC se ingresa al filtro de paso bajo (LPF), elimina el ruido de alta frecuencia y produce un nivel de CC constante, es decir, Fi-Fo. El Vf también es una característica dinámica del PLL.

Diagrama de bloques PLL

La salida del filtro de paso bajo, es decir, el nivel de CC se transmite al VCO. La señal de entrada es directamente proporcional a la frecuencia de salida del VCO (fo). Las frecuencias de entrada y salida se comparan y ajustan a través del circuito de retroalimentación hasta que la frecuencia de salida es igual a la frecuencia de entrada. Por lo tanto, el PLL funciona como ejecución libre, captura y bloqueo de fase.

Cuando no se aplica voltaje de entrada, se dice que es una etapa de funcionamiento libre. Tan pronto como la frecuencia de entrada aplicada al VOC cambia y produce una frecuencia de salida para comparar, se denomina etapa de captura. La siguiente figura muestra el diagrama de bloques del PLL.

Detector de bucle con bloqueo de fase

El detector de bucle de bloqueo de fase compara la frecuencia de entrada y la frecuencia de salida del VCO para producir un voltaje de CC que es directamente proporcional a la distinción de fase de las dos frecuencias. Las señales analógicas y digitales se utilizan en el bucle de bloqueo de fase. La mayor parte del PLL monolítico circuitos integrados utilice un detector de fase analógico y la mayoría de los detectores de fase son de tipo digital. Un circuito de mezcla doble balanceada se usa comúnmente en detectores de fase analógica. Algunos detectores de fase comunes se dan a continuación:

Detector de fase OR exclusivo

Un detector de fase OR exclusivo es del tipo CMOS IC 4070. Las frecuencias de entrada y salida se aplican al detector de fase EX OR. Para obtener una salida alta, al menos una entrada debe ser baja y las otras condiciones de salida son bajas, como se muestra en la siguiente tabla de verdad. Consideremos la forma de onda, las frecuencias de entrada y salida, es decir, fi y fo tienen una diferencia de fase de 0 grados. Entonces, el voltaje de salida de CC del comparador será una función de la diferencia de fase entre las dos entradas.

ser	fo	Vdc
bajo	bajo	bajo
bajo	alto	alto
alto	Bajo	alto
Alto	Alto	bajo

Las funciones de la diferencia de fase entre fi y fo es como se muestra en el gráfico de voltaje de salida de CC. Si el detector de fase es de 180 grados, entonces el voltaje de salida es máximo. Si tanto las frecuencias de entrada como de salida son de onda cuadrada, se utilizan este tipo de detectores de fase.

Detector de fase OR exclusivo

Detector de fase de disparo de borde

Se utiliza un detector de fase de disparo de borde cuando las frecuencias de entrada y salida están en forma de onda de pulso, que es menos del 50% del ciclo de trabajo. El flip flop R-S se utiliza para los detectores de fase, que se muestra en la siguiente figura. Hacia desde R-S chanclas , las dos puertas NOR están acopladas en cruz. La salida del detector de fase puede cambiar su estado lógico activando el flip flop R-S. El borde positivo de las frecuencias de entrada y salida puede cambiar la salida del detector de fase.

Detector de fase de disparo de borde

Detector de fase monolítica

Un detector de fase monolítica es un tipo CMOS, es decir, IC 4044. Está altamente compensado por la sensibilidad armónica y los problemas del ciclo de trabajo se abandonan ya que el circuito solo puede responder a la transición de la señal de entrada. En aplicaciones críticas, es el detector de fase más febril. Las variaciones independientes de la amplitud están libres de error de fase, voltaje de error de salida y ciclo de trabajo de las formas de onda de entrada.

“aplicación de redes de sensores inalámbricos ”

Aplicaciones del bucle de bloqueo de fase

Redes de demodulación FM para operaciones FM
Se utiliza en controles de velocidad del motor y filtros de seguimiento.
Se utiliza en decodificaciones por desplazamiento de frecuencia para frecuencias portadoras de demodulación.
Se utiliza en el tiempo para convertidores digitales.
Se utiliza para reducción de jitter, supresión de sesgo, recuperación de reloj.

Todo esto se trata del principio operativo y de funcionamiento del bucle de bloqueo de fase y sus aplicaciones. Esperamos que la información proporcionada en el artículo te sea de ayuda para saber algo sobre el proyecto y comprenderlo. Además, si tiene alguna duda sobre este artículo y sobre proyectos eléctricos y electrónicos puedes comentar en la sección de abajo. Aquí hay una pregunta para usted, ¿cuál es la mejor manera de simular el PLL para la estabilidad?

Créditos fotográficos: